Ang mga tool ay binuo sa mga teknolohiya ng ATopTech na kung saan ay ang paksa ng isang kaso na dinala ng Synopsys. Pagkatapos nito, ang mga kagamitan ay itinayong muli, ang utos na naging katulad ng utos ng Synopsys ay nagbago, ipinaliwanag Lily Cheng, tagapamahala ng mga aplikasyon engineering, Avatar.

ni Caroline Hayes sa DAC

Aprisa ay may placement, orasan puno ng synthesis, routing, pag-optimize at naka-embed na mga engine ng pagtatasa para sa IC disenyo. Sinusuportahan nito ang karaniwang mga input ng data at mga output, kabilang ang Verilog, SDc, LEF / DEF, Liberty at GDSII. Ang mga patentadong teknolohiya ay partikular na binuo upang harapin ang mga hamon sa disenyo sa 28nm at sa ibaba gamit ang mga tool sa lugar at ruta nito na pinatunayan ng mga foundry ng semiconductor para sa mga disenyo sa mga node ng 28nm, 20nm, 16nm, 14nm, 10nm at 7nm.

Ang tool sa placement ay dynamic at awtomatikong pinipili ang mga nangingibabaw na sitwasyon para sa pag-optimize upang mahusay na isama ang lahat ng mga sitwasyong pag-sign off sa panahon ng pisikal na pagpapatupad upang mabawasan ang bilang ng mga iteration ng disenyo.

Sinusuportahan din nito ang lahat ng mga alituntunin ng EM ng mga advanced na nodes na proseso na may pinagsamang EM checking at pag-aayos sa panahon ng pagruruta.
Ang mga panloob na pagtatasa ng mga engine ay nauugnay sa mga tool sa pag-sign-off sa pandayan para sa predictable na pagsasara ng disenyo, ipinaliwanag Cheng.

Ang isa pang tampok ay malapit sa pag-sign-off timing analysis. Ang naka-embed na timer ay may kaugnayan sa mga tool sa pag-sign-off timing at sumusuporta sa iba't ibang mga paraan ng pagkakaiba-iba sa-chip, kabilang ang AOCV, SBOCV, SOCV at LVF. Sinusuportahan din nito ang batay sa graph at pagtatasa batay sa landas at pag-optimize at advanced na integridad ng signal at pagtatasa ng ingay. Lahat ng mga tampok ng pag-andar ay pinagana sa panahon ng pag-optimize, na inaangkin upang madagdagan ang bilis ng tagpo.

Color-Know DPT routing ay patentadong routing technology ng kumpanya na gumagamit ng tamang paraan ng pagbuo upang maiwasan ang double-patterning na mga paglabag sa teknolohiya sa panahon ng pag-sign ng DRC.

Ang parehong UPF at CPF ay suportado para sa mababang kapangyarihan-driven optimization, na may tagas at dynamic na kapangyarihan na hinimok ng pag-optimize.

Ibinahagi ni Apogee ang pagtatasa engine at database ng Aprisa para sa ugnayan sa pagitan ng bock at nangungunang antas ng tiyempo. Nagbibigay ito ng isang tuluy-tuloy, pinagsamang kapaligiran ng disenyo para sa kumplikadong mga disenyo ng maliit na tilad na may mababang paggamit ng kuryente at namamatay na laki. Ang multi-threaded at ipinamamahagi sistema ay dinisenyo para sa mataas na computational throughput.