Pati na rin ang EDA, IP at SoC kumpanya, DAC ngayong taon ay nakikilala sa pamamagitan ng bilang ng mga industriya ng industriya na nagtataguyod ng kanilang partikular na tatak ng teknolohiya at nagtatatag ng mga pamantayan na dapat sundin ng industriya.

Accellera , ang katawan na nagtataguyod ng disenyo ng antas ng system, pagmomolde at mga pamantayan ng pag-verify, ay na-link sa ilan sa mga nangungunang kumpanya sa industriya, na may mga anunsyo sa paligid ng mga pamantayan ng EDA at IP.

Ang misyon ni Accellera ay upang magbigay ng isang wika sa platform upang mapabuti ang disenyo at pagpapatunay at pagiging produktibo ng mga produktong elektroniko, sinabi Lu Dai, senior director ng engineering sa Qualcomm at Accellera chair sa anunsyo ng Portable Test at Stimulus Standard (PSS) 1.0 na naaprubahan ng organisasyon.

Ang pagtutukoy - magagamit para sa libreng pag-download - ay nagpapahintulot sa gumagamit na tukuyin ang layunin ng pag-verify at pag-uugaling isang beses at gamitin ang mga ito sa maraming mga pagpapatupad at mga platform.

Ang bagong pamantayan ay magagamit agad sa i-download libre.

Ang isang solong representasyon ng mga sitwasyon ng stimulus at pagsubok para sa mga sukatan ng pagsubok at coverage ng SoC para sa hardware at software verification ay maaaring gamitin ng maraming mga gumagamit sa iba't ibang mga antas ng pagsasama at sa ilalim ng iba't ibang mga configuration upang makabuo ng kunwa, pagtulad, FPGA prototyping at post-silikon na pagpapatupad.

Naniniwala si Dai na ang pamantayan ay magkakaroon ng "malalim na epekto" sa industriya, habang binabago nito ang pokus mula sa pag-verify ng antas ng system at nagdaragdag ng produktibo ng mga designer sa pamamagitan ng paggamit ng isang test specification na madaling makuha sa maraming platform para sa disenyo at pagpapatunay.

Ang pamantayan ay tumutukoy sa isang wikang tukoy sa wika at kasama ng katumbas na katumbas na C + + class declarations, at lumilikha ng isang representasyon ng mga sitwasyon ng pampasigla at pagsubok batay sa mga object-oriented programming language, mga wika sa pagpapatotoo ng hardware at mga wika ng pagmomolde ng pag-uugali. Ang resulta ay maaaring gamitin ng buong koponan ng disenyo, mula sa pag-verify, pagsubok at disiplina sa disenyo, at sa ilalim ng iba't ibang mga configuration at piliin ang pinakamahusay na mga tool mula sa iba't ibang mga supplier para sa mga kinakailangan sa pag-verify. Ang pamantayan ay gumagamit ng mga katutubong construct para sa daloy ng data, concurrency at pag-synchronize, mga mapagkukunang kinakailangan at estado at mga transition.

Sa DAC, Indayog inihayag na nito Perspec System Verifier Ang tool na disenyo ay sumusuporta sa pamantayan ng Portable Test at Stimulus. Parte ng Verifier suite ng mga tool, automates ito ng automotive, mobile at server SoC coverage closures, at inaangkin din na mapabuti ang sistema ng antas ng produktibo ng pagsubok sa pamamagitan ng isang kadahilanan ng 10.

Ang Perspec System Verifier ay nagbibigay ng abstract model-based na diskarte para sa pagtukoy ng mga kaso ng paggamit ng SoC mula sa modelo ng PSS at gumagamit ng diagram ng aktibidad ng Unified Modeling Language (UML) upang mailarawan ang mga nabuong pagsusulit.

Ang mga pagsubok ng Perspec System Verifier ay na-optimize para sa bawat tool sa Verification Suite, kabilang ang Cadence Xcelium Parallel Logic Simulation, ang Palladium Z1 Enterprise Emulation Platform at ang Protium S1 FPGA na batay sa prototyping platform. Kasama rin sa tool ang platform vManager Metric-Driven Signoff ng kumpanya upang suportahan ang bagong coverage ng paggamit ng kaso sa PSS. Ito ay bumubuo ng mga pagsubok na maaaring gumamit ng Pagpapatunay ng IP (VIP), upang ang nilalaman ng pagpapatunay ay maaaring muling gamitin sa pamamagitan ng PSS methodology, upang mapabilis ang pagpapatunay ng SoC.

Ang isa pang kumpanya na sumusuporta sa PSS ay Mentor. Ang kumpanya ang paparating na paglabas ng tool na Questa inFact ay susuportahan ang pamantayan. (Ang kumpanya ay nagbigay ng Questa inFact na teknolohiya sa organisasyon sa 2014 at ito ang batayan ng pamantayan, inaangkin ang kumpanya.)

Naniniwala ito na ang PSS ay magpapataas ng pag-aampon Ang portable stimulus sa mas malawak, mainstream na paggamit at tulungan ang mga inhinyero ng IC ay mahusay na makipagtulungan sa disenyo ng mga produkto para sa mga bago at umuusbong na mga merkado, tulad ng artipisyal na katalinuhan (AI), 5G wireless na komunikasyon at autonomous na pagmamaneho.

Ang Questa inFact ay gumagamit ng mga pag-aaral ng machine at mga diskarte sa pagmimina ng data upang madagdagan ang pagiging produktibo hanggang sa isang factor ng 40, sabi ng Mentor, at sa maraming mga phases ng IC development. Ang mga taga-disenyo ay maaaring makumpleto ang pagganap at pagtatasa ng kapangyarihan sa antas ng IC, ang mga inhinyero ng pag-verify ay maaaring makamit ang mas mataas na antas ng pagsakop sa mas kaunting oras, habang ang mga inhinyero ng pagpapatunay ay maaaring ganap na maisama ang hardware at software, at ang mga inhinyero ng pagsubok ay maaaring pag-aralan at i-optimize ang kanilang mga kapaligiran sa pagsubok ng pagbabalik, ipinaliwanag Mark Olen, produkto marketing group manager, Mentor IC Verification Solutions division.

Ang kumpanya ay nagpapadalisay ng tool upang sumunod sa PSS habang umunlad ito at nagdagdag ng naipapatupad na pag-aaral ng pag-uuri ng makina sa kanyang teknolohiyang Questa inFact na batay sa graph upang paganahin ang pag-target ng mga pangyayari na hindi pa napatotohanan. Pinapabilis nito ang mga layunin ng saklaw ng pagtugon sa antas ng block ng IP, at pinapataas ang pagiging kapaki-pakinabang ng pagsubok sa hubad na metal sa antas ng IC. Ang tool ay natututo mula sa bawat kasunod na sitwasyon sa panahon ng kunwa o pagtulad.

Ang application ng teknolohiya ng pagmimina ng data ay nagpapalawak ng application ng portable stimulus na lampas sa pag-verify. Pinahihintulutan nito ang tool upang mangolekta at iugnay ang aktibidad sa antas ng transaksyon upang makilala ang mga parameter ng pagganap ng IC na disenyo, tulad ng kahusayan ng pagruruta ng tela at bandwidth, latency sa antas ng system, coherency ng cache, kahusayan ng arbitrasyon, pagpapatupad ng out-of-order, at pagganap ng opcode. Maaari rin itong pag-aralan at i-optimize ang mga kapaligiran sa pagsubok ng pagbabalik, upang maiwasan ang pangangailangan para sa mga simulation at mga cycle ng pagtulad.

Ang tool ay maaaring magamit upang bumuo ng mga sitwasyon sa pagsubok ng UVM SystemVerilog para sa pagganap na coverage sa antas ng block ng IP gamit ang Questa simulator, at pagkatapos ay muling gamitin ang mga sitwasyon ng pagsubok upang makabuo ng mga pagsusulit ng C / C + para sa pagbuo ng trapiko sa pagpapatunay ng antas ng IC sa Veloce emulator ng kumpanya . Maaari rin itong gamitin upang bumuo ng pagpupulong code sa antas ng system para sa pagtuturo-set ng pagpapatunay at C / C + + sitwasyon para sa arkitektura paggalugad sa Vista virtual prototyping system. Kapag ginamit sa Mentor's Catapult High-Level Synthesis toolset maaari itong makabuo ng mga sitwasyon ng C / C ++ bago, at mga pagsusulit ng RTL pagkatapos, pagkilos ng pag-uugali.