Ang Si5391 ay isang 'any-frequency' na orasan ng generator na may hanggang sa 12 output at sub-100fs RMS phase jitter.

Ang isang katumpakan na naka-calibrate na bersyon ('P-grado') ay kadalasang nakakuha ng 69fs RMS phase jitter at maaaring lumikha ng mga pangunahing frequency na kinakailangan sa mga disenyo ng 56Gbit / s serdes. Inilalarawan ito ng kompanya bilang 'totoong sub-100 fs clock-tree-on-a-chip' na pulong 56G PAM-4 reference clock jitter requirements na may margin.

Ang Si5395 / 4/2 ay mga jitter attenuators para sa imprastraktura ng Internet na maaaring lumikha ng anumang kumbinasyon ng mga frequency ng output mula sa anumang input frequency habang naghahatid ng 90fs RMS phase jitter. Muli, ang mga P-grade na mga aparato ay nag-aalok ng 69fs RMS tipikal na yugto na jitter.

Si56x 'Ultra Series' VCXO at XO pamilya ay napapasadyang sa anumang dalas hanggang sa 3GHz, na sumusuporta sa dalawang beses sa operating frequency range ng mga nakaraang Silicon Labs VCXO produkto na may kalahati ng nerbiyusin, ayon sa kompanya.

Dumating sila sa mga single, dual, quad, at I2C-programmable na mga pagpipilian sa 5 x 7mm at 3.2 x 5mm na mga bersyon. Ang paggamit ng karaniwang packaging ay nangangahulugan na sila ay bumaba sa ilang mga sockets na inookupahan ng mas maaga XO, VCXOs at VCSOs. Ang karaniwang jitter phase ay kasing baba ng 90fs.

Ang Si54x Ultra Series XO pamilya ay para sa mga aplikasyon na nangangailangan ng tighter katatagan at garantisadong pang-matagalang pagiging maaasahan, tulad ng optical transport networking (OTN), broadband equipment, data center at industrial system.

Ang mga ito ay layunin na binuo para sa 56Gbit / s Pam-4 (apat na antas ng pulse-amplitude modulation) upang madagdagan ang bit rate sa bawat channel habang pinapanatili ang bandwidth pare-pareho. Ang karaniwang jitter phase ay kasing baba ng 80 fs.